삼성전자, ‘세이프 포럼 2026’ 한국 개최…AI 반도체 생태계 지속 확대 > 제보/기업

본문 바로가기

제보/기업

삼성전자, ‘세이프 포럼 2026’ 한국 개최…AI 반도체 생태계 지속 확대

2026-07-01 15:10 0 0

본문

9af26e2fc76c93c2f6f4804a830e5b4c_1782886238_7248.jpg
 


삼성전자가 1일 삼성전자 서초사옥에서 ‘세이프(SAFE™, Samsung Advanced Foundry Ecosystem) 포럼 2026’을 개최하고 국내 AI 반도체 생태계 협력 확대 방안과 차세대 파운드리 기술 전략을 공개했다.

* SAFE™(Samsung Advanced Foundry Ecosystem) : 삼성전자 파운드리 생태계 프로그램


삼성전자는 반도체 기술과 인공지능이 융합되는 시대에 SAFE를 중심으로 고객·파트너사와의 협력을 강화하고, AI 반도체 생태계의 핵심 허브로 자리매김해 나가겠다는 비전을 제시했다.

* ‘세이프 포럼 2026’ 주제 : The Nexus for Silicon Intelligence


신종신 삼성전자 파운드리사업부 Design Platform 개발실장은 기조연설에서 “삼성전자는 AI 수요에 대한 대응 역량을 높이는 동시에 SAFE 포럼을 활용해 고객·파트너사와 적극 소통하겠다”며 “AI·HPC 글로벌 고객사와의 협력을 본격화하는 한편 국내 시스템반도체 고객사와의 협력도 강화하고 있으며, 파운드리 생산을 넘어 국내 시스템반도체산업 플랫폼 역할을 강화하겠다”고 말했다.


이번 세이프 포럼 2026 행사에는 고객·파트너사 관계자 400여 명이 참석했으며, 전자설계자동화(EDA), 설계자산(IP), 디자인솔루션(DSP), 가상설계(VDP), 첨단패키징(MDI) 분야 21개 파트너사가 부스를 마련해 삼성의 파운드리 고객들을 지원하는 다양한 솔루션을 선보였다.

* EDA(Electronic Design Automation) : 복잡한 반도체 집적회로를 설계, 분석 및 검증하는 반도체 설계 자동화 소프트웨어

* IP(Intellectual Property) : 특정 기능을 수행하도록 만들어진 회로 블록. 칩 설계 시 레고 블록처럼 조합하여 사용할 수 있어 반도체 설계 시간을 단축하고 완성도를 높이는 필수 요소

* DSP(Design Solution Partner) : 팹리스 기업의 설계도면을 파운드리가 생산할 수 있는 형태로 최적화 및 검증하는 회사

* VDP(Virtual Design Partner) : 칩 사양 등 반도체 설계 서비스를 제공하는 회사

* MDI(Multi-Die Integration) : 첨단 이종 집적 패키지 기술


또한, AI 팹리스 기업 리벨리온과 EDA 기업 Siemens EDA 등 주요 파트너사가 연사로 참여해 삼성전자 파운드리 공정을 활용한 AI 반도체 개발 사례와 2.5D/3D 칩 설계 지원 방안을 소개했다.


AI 팹리스 기업 리벨리온의 박성현 CEO는 “삼성전자 4나노 파운드리 공정과 첨단 패키징 등을 기반으로 ‘리벨100’ NPU를 개발했다”며 “향후 AI 반도체 영역에서 협력하며 소버린 AI를 구축할 것”이라고 밝혔다.

* NPU(Neural Processing Unit) : 인간의 뇌를 모방한 신경망처리장치

* 소버린 AI(Sovereign AI) : 특정 국가나 기업에 대한 기술적 종속을 회피하고 자국민의 데이터와 알고리즘, 규범 환경에 대한 통제권을 유지하려는 시도


Siemens EDA의 진 마리 브루넷(Jean-Marie Brunet) 수석 부사장은 “2.5 D/3 D 이종 칩 통합에서는 ▲수율 ▲설계검증 ▲신뢰성 ▲패키징 분야의 폭넓은 지원이 필수”라며, “ Siemens EDA는 고객들이 삼성의 선단 공정을 활용해 AI·HPC 반도체를 빠르게 구현할 수 있도록 지원할 것” 이라고 말했다.


AI 맞춤형 공정 로드맵 공개… DTCO·SRAM·2나노 기술 소개

삼성전자는 반도체 생태계 협력과 함께 AI 반도체 수요 대응을 위한 공정·설계 혁신 전략도 소개했다.


삼성전자는 DTCO(Design Technology Co-Optimization)를 비롯해 차세대 2나노 공정 기술과 AI 반도체에 최적화된 공정 혁신 방향을 공개하며 고객의 제품 경쟁력 향상을 위한 기술 로드맵을 제시했다.

* DTCO(Design Technology Co-Optimization) : 반도체 설계와 공정 기술을 동시에 최적화해 전력·성능·면적, 수율, 제조비용 등 반도체 칩의 성능을 극대화 하는 기술


특히 AI 반도체 성능 향상의 핵심 요소로 주목받고 있는 SRAM 기술 경쟁력 강화 방안도 소개했다.

* SRAM(Static Random Access Memory) : 전원이 공급되는 동안만 데이터를 유지하는 휘발성 메모리의 한 종류. DRAM보다 데이터 처리 속도가 빠르지만 데이터를 저장하는 셀의 크기가 크고 회로 구조가 복잡하여 대용량으로 만들기 어려움


삼성전자는 설계와 공정을 동시에 최적화하는 DTCO 전략과 고성능 SRAM 기술을 통해 ▲전력 ▲성능 ▲면적 경쟁력을 지속 향상시키고 있으며, AI 반도체 고객들이 요구하는 차세대 제품 개발을 지원하고 있다고 설명했다.


산업통상부·업계 협력 확대로 국내 시스템반도체 생태계 기반 강화

삼성전자는 산업통상부·업계와 협력해 국내 시스템반도체 생태계 조성에도 힘을 쏟고 있다.


삼성전자는 산업통상부가 추진하는 제조 AI 전환(M.AX) 얼라이언스에 참여하고 있으며, 파운드리사업부는 자동차·가전·로봇·방산 분야에 필요한 저전력·고성능 온디바이스 AI 반도체 개발을 추진하고 있다.


삼성전자는 MPW(Multi Project Wafer) 프로그램을 통해 분과 참여 기업을 비롯한 국내 팹리스 기업들이 초기 개발 부담을 줄이고 시제품 제작과 제품 검증을 보다 효율적으로 수행할 수 있도록 지원하고 있다.

* MPW(Multi Project Wafer) : 한 장의 웨이퍼에 여러 종류의 반도체 제품을 함께 생산해 테스트하는 파운드리 형태


아울러 디자인 솔루션 협력 체계를 통해 국내 AI 반도체 생태계 기반을 넓혀가고 있다.


삼성전자는 산업통상부, 한국산업기술기획평가원, 한국반도체연구조합이 운영하는 K-CHIPS 사업에도 참여해 차세대 반도체 연구개발과 인재 양성에 기여하고 있다.

* K-CHIPS 사업 : 산업통상부와 기업이 함께 차세대 반도체 기술 연구개발과 석·박사 인력 양성에 투자하는 사업


최근 AI 반도체 시장이 확대됨에 따라 첨단 공정 기술뿐만 아니라 생태계 구축 역량이 핵심 경쟁력으로 부상하고 있다. 공정·설계·IP·패키징 등 다양한 분야의 협력이 제품 경쟁력을 좌우하는 요소로 자리잡고 있기 때문이다.


삼성전자는 국내 시스템반도체 생태계 발전과 파운드리 경쟁력 강화를 위해 SAFE와 MPW 프로그램을 중심으로 ▲고객 ▲파트너 ▲산업통상부와 지속 협력할 방침이다.

전국연합신문은 비영리 언론사로, 후원금은 전액 공익 보도를 위해서만 사용합니다.

금액에 상관없이 후원해 주신 마음에 감사드리며 후원에 필히 보답해 드리겠습니다.

후원 계좌 : SC제일은행 409-20-417133 (예금주 : 전국연합신문)

 

0 0
로그인 후 추천 또는 비추천하실 수 있습니다.
전체 8,089 건 - 1 페이지
게시판 전체검색